ベクターでの一致
TBassistant
テストベンチ自動生成ツール（for VHDL）
VHDL疑似解析システム VAGI 試用版 0.06H
VHDLの記述を解析、ドキュメント作成時に必要な支援情報を作成
このツールはVHDL記述を読み込み、階層構造や端子情報を認識・集計することでモジュールの階層構造やモジュールの端子情報等の各種情報を表示・記録できます。 また、モジュールのシンボル図をVISIOの描画マクロとして出力する事ができます。(提案と基礎データがあれば他のソフトにも対応可能) 報告書の作成や、バージョン...
Strategy TimeChart STD
設計・開発・仕様化などあらゆるフェースで利用できるタイミングチャート・ベースの設計支援ツール
