2件中 1〜2件を表示
VCD(波形)ファイルから再度シミュレーションする
このプログラムはVCD(波形)ファイルから再度VCDファイルの一部の内容を取り出してシミュレーションを行いたい時に使用するプログラムです。このプログラムを使用してVCDファイルからVerilogテストベンチのファイルとパタンファイルを生成します。Verilogテストベンチはモジュールになっており、DO_CLK_...
テストベンチ用CPUを自動生成(高速)
CSV-CPU Maker (Verilog版) はテストベンチ用CPUを自動生成するプログラムです。 また、ソースコードもコンパイルし、Verilogで自動実行できるパターンを生成します。...
1