6件中 1〜6件を表示
Verilog-2001 HDLシミュレータで、CPUを設計
Veritak-Basicは、高速Verilog HDLシミュレータVeritak-Proの廉価版です。 開発作業の大半は、RTL記述とその検証作業であることに着目しました。効率よくRTLデバッグするための工夫が随所に盛り込まれています。 (多くは、ユーザであるLSIデザイナからのご意見に基づいて実装したもので...
Verilogの記述を解析、ドキュメント作成時に必要な支援情報を作成
このツールはVerilog記述を読み込み、階層構造や端子情報を認識・集計することでモジュールの階層構造やモジュールの端子情報等の各種情報を表示・記録できます。 また、モジュールのシンボル図をVISIOの描画マクロとして出力する事ができます。(提案と基礎データがあれば他のソフトにも対応可能) 端子情報や、階層間参...
VCD(波形)ファイルから再度シミュレーションする
このプログラムはVCD(波形)ファイルから再度VCDファイルの一部の内容を取り出してシミュレーションを行いたい時に使用するプログラムです。このプログラムを使用してVCDファイルからVerilogテストベンチのファイルとパタンファイルを生成します。Verilogテストベンチはモジュールになっており、DO_CLK_...
テストベンチ用CPUを自動生成(高速)
CSV-CPU Maker (Verilog版) はテストベンチ用CPUを自動生成するプログラムです。 また、ソースコードもコンパイルし、Verilogで自動実行できるパターンを生成します。...
Excelで作成した仕様書からVerilogに変換する 今の設計スピードが数倍になる
CSV-Verilog Maker II はExcelで作成した仕様書をVerilog-HDLに変換するツールです。本プログラムはエディタ等でVerilog言語を記載するより数倍速く設計でき且つ、作成した仕様書は第三者にもわかりやすく流用しやすいデータとなります。また、「CSVプリプロセッサ言語システム」の強力...
ELF32ファイルをVerilog形式に変換する簡単なツール
RISC-V向けのELF形式の実行形式をフラッシュにアップロードするためVerilogの16進数形式に変換します。私はRISC-Vのために作りましたが、マイコン種類問わず利用出ます。コマンドラインで実行し以下のように実行します（P.outがELFの入力、test.vがVerilog形式の出力）% elf32ve...
1
